CPU 주소지정방식
Operand, 묵시주소, 즉치주소, 직접주소, 레지스터주소, 간접주소, 변위주소, 지정방식분류 I. 명령어 비트 제한의 효율적 활용, CPU 주소지정방식의 개요 가. 주소지정방식의 정의 - 연산에 사용될 데이터를 기억장치의 어디에서 가져올 것인가를 Operand 부분에 지정하는 방식 - 컴퓨터의 동작은 기억장치에 기억되는 명령어에 의해 실행 - 오퍼랜드 주소결정방식은 기억장치주소, 레지스터번호, 데이터 등의 정보를 활용하여 수행 II. CPU 주소지정방식의 종류 (묵즉 직레 간레 변) 가. 0주소 및 1주소 지정방식 지정방식 개념도 설명 묵시주소, 0주소 (Implied Mod) - 위치가 묵시적으로 포함 - 스택 구조 항상 상위 즉치주소, 0주소 (Immediate) - 데이터가 명령어에 직접 포함 ..
2021. 3. 10.
하버드 아키텍처(Harvard Architecture)
명령어 메모리, 데이터 메모리 분할, 주소버스, 제어버스, 데이터버스 I. 명령 처리와 데이터 처리의 물리적 분할, 하버드 아키텍처의 개요 가. 하버드 아키텍처(Harvard Architecture)의 정의 - 폰노이만 아키텍처의 병목현상을 개선하기 위해 명령용 메모리/버스와 데이터용 메모리/버스를 물리적으로 분할한 컴퓨터 아키텍처 나. 하버드 아키텍처의 특징 - 복잡성, 우수한 성능, 프로그램 메모리 소자, 데이터 메모리 소자 II. 하버드 아키텍처의 구성도 및 구성요소 가. 하버드 아키텍처의 구성도 - 프로그램 메모리와 데이터 메모리가 별도로 구성 나. 하버드 아키텍처의 구성요소 구분 구성요소 설명 프로그램 메모리 ROM - Read Only Memory, 읽기 전용 메모리 - ROM, P-ROM, ..
2021. 3. 8.
컴퓨터구조
입/출력장치, 제어장치, 연산장치, 기억장치, ENIAC, EDVAC, EDSAC I. 컴퓨터의 구조의 개요 가. 컴퓨터 구성도 정의 나. 컴퓨터의 주요 구성요소 구분 장치 설명 H/W (5대 장치) 입력장치 - 컴퓨터가 이해하도록 전기적 신호로 변화 출력장치 - 중앙처리장치가 결과를 출력 제어장치 - 제어장치, 연산장치, 레지스터로 구성 연산장치 - 컴퓨터의 4칙 연산과 논리연산을 주관하는 장치 기억장치 - 명령어와 데이터를 기억하는 저장장치, 주기억장치를 보조 S/W 시스템 S/W - 운영체제, 언어번역, 유틸리티로 구성 디바이스 드라이버 - H/W와 운영체제 중간에서 장치를 동적 처리 펌웨어 - ROM에 들어가 있는 프로그램으로 비 휘발성, 변경 불가의 특징으로 특수 영역에서 사용 II. 컴퓨터의 ..
2021. 3. 8.